BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-291282

(43)Date of publication of application: 05.11.1993

(51)Int.CI.

H01L 21/331 H01L 29/73

H01L 29/205

(21)Application number: 04-116781

(71)Applicant: NIPPON TELEGR & TELEPH CORP

<NTT>

(22)Date of filing:

10.04.1992

(72)Inventor: YAMAHATA SHIYOUJI


MATSUOKA YUTAKA

(54) MANUFACTURE OF HETERO-JUNCTION BIPOLAR TRANSISTOR OF COLLECTOR-UP STRUCTURE

(57)Abstract:

PURPOSE: To reduce a parasitic leakage current to a satisfactory extent by selectively eliminating a second insulating film, exposing an outer base layer comprising a third semiconductor layer and forming a base electrode in a self- alignment fashion and enhance high frequency properties, and especially a maximum oscillation frequency by further reducing base resistance dramatically.

CONSTITUTION: Formation of an outer emitter high resistor layer 7 stabilized by oxygen ion implantation reduces a parasitic leakage current flowing during the junction of an outer emitter base. Moreover, the base resistance is reduced by connecting continuously a high concentration outer base layer 8 and a collector layer 10 to an inner intrinsic base layer 4 and making an epitaxial growth based on a regrowth process and forming a base electrode 14 in a self-alignment fashion. This construction makes it possible to reduce the base resistance dramatically and enhance a current amplification factor, high frequency properties and especie



amplification factor, high frequency properties and especially a maximum oscillation frequency.

LEGAL STATUS

[Date of request for examination]

24.08.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]

3228431

07.09.2001

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

563-166 21 Env

X

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(川)特許出頗公開番号

特開平5-291282

(43)公開日 平成5年(1998)11月5日


(51)Int.CL ⁵		識別記号	庁內整理番号	FI	技術表示箇所	
HOLL						
	29/73 29/205					·
	20,200		7377—4M	HOIL	29/ 72	
				;	審査請求 宋請求	請求項の数1(全 9 頁)
(21)出願吾号		特與平4—116781		(71)出題人	000004226	
					日本電信電話株式会社	
(22)出頭日		平成 4 年(1992) 4	月10日		泉京都千代田区	内幸町一丁目 1番 6号
				(72)発明者	山幡 章司 .	
		•			東京都千代田区(本電信電路株式)	内容町一丁目1番6号 日 会社内
				(72)発明者		
					東京都千代田区	内容町一丁目1番6号 日
					本营信電話株式	会社内
				(74)代理人	弁理士 大塚	学
•						,
•		•		Į.		
				ļ		
				1		

(54)【発明の名称】 コレクタアップ誘査へテロ接合パイポーラトランジスタの製造方法

(57)【要約】

【目的】寄生リーク母流を充分に低減し、夏にベース抵抗の大幅な低減化により高周波特性、特に最高発振周波数 fass の向上が図れるコレクタアップ推造のヘテロ接合パイポーラトランジスタの製造方法を提供する。

【構成】酸素イオン注入による安定化した外部エミッタ 高級抗層形成により、外部エミッタベース接合中に強れ る寄生リーク電流を低減化し、更にまた、高濃度外部ベ ース層及びコレクタ層を内部真空ベース層と連続的に接 続して再成長法でエピタキシャル成長させ、自己整合的 にベース管揮を形成するととによって、ベース抵抗を低 減化する点に特徴を有するコレクタアップ構造のヘテロ 接合バイポーラトランジスタの製造方法である。



(2)

【特許請求の衛囲】

【請求項1】 益板上に、n型の導電型を有する第1の 半導体層からなるエミッタ層と、該エミッタ層上に形成 された前記第1の半導体層よりもパンドギャップの小さ いp型の導管型を有する第2の半導体層からなるベース 層とを備えた半導体積層構造の形成において、

前記ベース層上に第1の絶縁膜を堆積し、パタニングさ れた第1のフォトレジストバタンをマスクとするエッチ ング処理によって選択的に前記第1の絶縁膜を除去する。 工程と.

前記パタニングされた第1のフォトレジスト及び第1の 絶縁膜をマスクとするエッチング処理によって前記ベー ス層の一部または全部を除去してメサ型禅造を形成する 工程と、

前記パタニングされた第1のフォトレジスト及び第1の 絶練膜をマスクとする酸素イオン注入によって前記n型 の導電型を有する第1の半導体層からなるエミッタ層中 に選択的に高抵抗領域を形成する工程と、

前記第1のフォトレジストを除去した後、前記第1の絶 緑膜をマスクとするエピタキシャル再成長法によって、 超高速度にドービングしたp型の導電型を有する第3の 半導体層を、前記酸素イオン注入によって高抵抗化した 外部エミッタ層と前記第2の半導体層からなるベース層 にのみ連続的に接触するように選択的に、しかも前記算 1 の絶縁膜と同程度の高さになるように堆積する工程 Ł.

前記再成長した第3の半導体層からなる外部ペース層及 び前記第1の絶縁順上に第2の絶縁順を堆積し、前記第 1のフォトレジストパタンの内側になるように形成され た第2の関孔パタニングをマスクとするエッチング処理 30 【0003】HBTの高周波特性は、真性トランジスタ により、前記第2の絶縁競及び前記第1の絶縁競を選択 的に除去し、前記第2の半導体層からなる内部真性ベー ス層を露出させる工程と、

前記第2の絶縁競及び前記第1の絶縁競をマスクとする エピタキシャル再成長によって、n型の準電型を有する 第4の半導体層またはアンドープの第4の半導体層から なるコレクタ層を前記第2の半導体層からなるベース層米 * にのみ連続的に接触するように選択的に、しかも前記算 2の絶縁膜と同程度の高さになるように堆積する工程 ٤.

前記第4の半導体層からなるコレクタ層及び前記第2の 絶繰賤上に、コレクタ弩額を形成し、前記コレクタ弩径 をマスクとするエッチング処理により、前記第2の絶縁 膜を選択的に除去し、前記第3の半導体層からなる外部 ベース層を露出させ、自己整合的にベース電極を形成す る工程とを含むことを特徴とするコレクタアップ構造へ 10 テロ接合バイポーラトランジスタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、超高速へテロ接合バイ ボーラトランジスタの製造方法に関し、特にコレクタア っプ構造のヘテロ接合バイポーラトランジスタの製造方 法に関する。

[0002]

【従来の技術】III -V族化合物半導体を用いたヘテロ 接合パイポーラトランジスタ (以下HBTと略す) は、 20 基本的にはメサ型構造を有する縦型トランジスタであ り、エミッタが半導体表面側に設けられたエミッタアッ ブ構造と、コレクタが半導体表面側に設けられたコレク タアップ構造に大別される。HBTはメザ型構造である ためコレクタ面積の小さいコレクタアップの方がエミッ タアップよりもベース・コレクタ接合容量Cacが小さ い、特にエミッタアップ報道では、素子寸法が微細にな るほどベース・エミッタ接合面積に占める外部ベースの 割合が急激に増加するため、Cacを低下させるにはコレ クタアップ構造が圧倒的に有利である。

及び外部寄生効果も含めた等価回路から理解できる。超 高周波特性の性能指数は、電流利得進断周波数 f 、と最 高発振周波数fac, であるが、この内 fr は、少数キャ リアがエミッタからコレクタへ流れていくときの遅延時 間と関係があり、(1)式で表される。

※い。結局、構造に依存する成分は(1)式の第2項のみ

が圧倒的に小さいコレクタアップ構造が遅延時間の箱

であり、R. R. は構造の対称性から差はなく、C.c.

【0004】一方、 flack は、 (2) 式で表されるよう

【教1】

$$f_{\tau} = 1/(2\pi \cdot \tau_{ec})$$

= $1/2\pi \left(r_{\pm} \left(C_{ee} + C_{ec}\right) + \left(R_{e} + R_{c}\right)C_{ec} + \tau_{\pm} + \tau_{c}\right)$ (1)

ここで、『』は内部エミッタ抵抗でエミッタ電流量に依 存する。Cacはベース・エミッタ間の接合容量である。. R.、R. は端子からみた真性トランジスタへ付加する 抵抗成分であり、内部で分布しているものを合わせた等 価的な抵抗である。で、、て、はそれぞれベース、コレ クタ走行時間で、主にベース, エミッタ各層の構造。膜 厚。不絶物濃度で決定されるので、エミッタアップでも コレクタアップでもその値は構造にほとんど関係しな ※

小、「、の増大に有利であることがわかる。

 $f_{nex} = \{f_T / 8\pi R_a C_{xc}\}^{T/2}$ (2)

R、は内部真性ベースのシート抵抗、外部ベースのシー 50 ト抵抗とコンタクト抵抗で決まり、エミッタアップでも

コレクタアップでも標準上差はない。従って、Cicの小 さいコレクタアップ搭造の方が『・・・の増大に極めて有 利である。これに加えて、コレクタアップ格造は、エミ ッタを半導体基板側に設けることができるため、集論化 や実装上問題になる表面配領等の影響が少ないという利 点も有する。

3

【0005】とのように、コレクタアップ構造は、超高 速化、高集積化に使れており、また、1。。、が高いこと からパワー用トランジスタとして期待できるが、前述し たようにエミッタ面積がコレクタ面積よりも大きくなっ てしまうため、エミッタアップ構造に比べて電流増幅率 が低くなってしまう。また、外部ベース下部に蓄積する キャリアによりC。cが増大する問題も生じる。これらの 問題点を解決するためには、エミッタから外部ベース領 域へのキャリア注入を抑制することが第1である。例え は、最も研究が盛んであるn-p-n型AlGaAs/ GaAs HBTでは、Be、Mg, C等のアクセプタ不 純物を外部ベース上からイオン注入することによりワイ ドバンドギャップエミッタ層中にP-N接合を形成し、 の巻を利用して、外部エミッタ・ベース接合へのキャリ ア注入を抑制することができる。

【0006】しかしながら、A!GaAsワイドエミッ タ中にイオン注入法で形成されたP-N接合は、エピタ キシャル成長法により形成された接合に比べ、P-N接 台の性能指数である理想計数n値が高く、再結合電流成 分が多い。コレクタアップ構造では、外部ベース下部の P-N接合はトランジスタ動作時には順方向にバイアス されており、高電流密度領域では再結合電流に起因する る。エミッタ・ベース接合部が腐方向バイアス状態下に あっても、トランジスタが正常動作をするためには、鶯 気的に絶縁化された高抵抗バリア層を外部エミッタ・ベ ース接合中に設けることが最も有効な方葉である。特 に、ワイドバンドギャップの高抵抗半導体層は、電子、 正孔いずれに対しても高いヘテロ随壁が生じており、キ ャリア注入の抑制には効果的である。とのような高抵抗 領域は、プロトンや酸素、アルゴン等の不活性ガスをイ オン注入法で形成する方法が実用上最も節便で、信頼性 に優れているが、とりわけ酸素イオン注入で形成した高 抵抗層が熱安定性に使れており、素子間分離に用いられ るようになりつつある。との点に関しては、例えば、5. J. Pearton 等による論文. [Formation of thermally stable high-resistivity AlGaAs by Oxygen-Implantat non) (Appl. Phys. Lett. , 52.pp.395 ∼397 . 198 8)において関示されている通りである。

【0007】ところで、前述したように、『*** の向上 には、C。くはもとよりR。の低減が重要であるが、酸素 イオン注入を外部ベース層を通して行うと、放射損傷に

トランジスタ動作を示さなくなる。このため、酸素イオ ン注入後に更にp型不純物を導入し、表面濃度を高める ことが不可欠となるが、このためには亜鉛拡散が最も有 **効である。 真際、 酸素イオン往入後に亜鉛拡散を行うこ** とにより、かなりの程度までベース抵抗が改善され、正 常なトランジスタ動作を示すようになる。しかし、外部 ベース層に亜鉛拡散を導入しても、やはり酸素イオン往 入を行った影響は残り、R.の低減には限界がある。ま た。亜鉛は他のp型ドーパントと比べて拡散係数が大き く、過剰の亜鉛が真性トランジスタ領域へも拡散してし まい、トランジスタ特性を劣化させる。従って、亜鉛拡 飲は必要最低限であることが望ましい。信頼性に富み、 かつより高速のトランジスタ動作を実現させるには、亜 鉛鉱散を用いないで更にR」を低減させる必要がある。 [0008]

【発明が解決しようとする課題】以上の問題点を更に図 面を用いて具体的に説明する。図10は、酸素イオン注 入により高抵抗化したAlGaAs外部エミッタ層を形 成後、亜鉛拡散を行った高温度ローGaAs外部ベース 真性トランジスタ部分のヘテロP-N接合との降監営位 20 層を形成した従来の典型的なコレクタアップ構造のnp-n型AIGaAs/GaAsHBTの転面構造図を 示したものである。半絶練GaAs蟇板1上に、S・ド ープn-GaAs(Sェドーピング遺度:5×101 cm ") バッファ唇2を0. 7μm、SiドープN-AIG aAs (Sıドーピング造度: 2×101 つご~3×1 011. AI-As組成:0~0.3) エミッタ層3を O. 4μm、Cドープρ-GaAs (Cドーピング濃 度: 2. 5×101°cm') ベース圏4を0. 08 μm、 Siドープn-GaAs (Siドーピング濃度:5×1 リーク電流が増大し、トランジスタ特性が著しく低下す 30 01°cm'~2×10'') コレクタ層 1 0を0. 5 μm、 Siドープn-GaAs(Siドーピング濃度: 5×1 01'σσ') キャップ隠11を0. 1μΩ、それぞれ分子 線エピタキシャル成長(MBE) 法により順次エピタキ シャル成長させたウェハを用いて、酸素イオンを加速電 圧100keVで注入し、N-AIGaAs外部エミッ 夕層を高抵抗化し、更に、外部ペース上に亜鉛拡散5.5 0℃、3分間開管法で行い、豪面濃度を高めた。その 後、AuGe/Nェ/Ti/Pt/Auのコレクタ電極 13. Ti/Pt/Auのノンアロイベース電極14、 AuGe/Ni/T:/Pt/Auのエミッタ電板15 を設け、素子管分離を行いトランジスタを作製した。メ サエッチング等半導体加工技術はドライエッチング法を 用いた。

【0009】図11は、図10で示した従来型コレクタ アップHBTについて、素子寸法2μm×10μm、コ レクタ電流密度2.5×10'A/cm'におけるf₇, 『***の職業イオン注入ドーズ置依存性を示している。 黒丸が ダ 、白丸が ダュュ。 を表している。 酸素イオン注 入ドーズ畳が増えるとN-AIGaAs外部エミッタ層 よる欠陥によりベース抵抗R。が著しく増大し、正常な 50 の高抵抗化が促進され、亜鉛拡散を行った高濃度p-G

aAs外部ベース層14ヘキャリア注入が抑制され、C 。。が低減されることによって、!,が増加し、注入ドー ズ型 1. 5×101 cm でほぼ 1, =50 GHz の値に 飽和する。一方、 !。。。 は、このドーズ置を越えるとR 。の増大により低下し始める。

5

[0010] 図12は、Transmission Line Model (T LM) 法で求めた政素イオン往入、亜鉛拡散を行った高 滤度p-GaAs外部ペース屋14のシート抵抗R。、 及びコンタクト抵抗率の、の融景注入ドーズ置依存性を 示している。注入ドーズ量の増幅に伴い、R。. p。と もに増大することが一目瞭然であり、従って、図11中 で示した!。。 の注入ドーズ登1.5×10¹¹cm⁻¹以上 の低下は、明らかに外部ベース抵抗の増大に起因してい るととがわかる。酸素イオン往入を行わないGaAs中 に亜鉛拡散を同条件で行うとき、R、は、260Ω/sq となり、図11中に示した注入ドーズ型が最も少ない場 合(5×10¹¹cm¹)でもR。はその3倍にも増大して しまう。これ以下の注入ドーズ量では、酸素イオン注入 を導入した本来の目的である外部エミッタ・ベース接合 ランジスタ特性の劣化を招いてしまう。結局、酸素イオ ン注入と亜鉛鉱散を用いてもその高周波特性 『 ... には 限界があり、コレクタアップHBTの性能を充分に引き 出すに至っていないのが現状である。

【0011】以上述べたように、従来の融景イオン往入 によりN-AIGaAS外部エミッタ層を高抵抗化し、 亜鉛鉱散で高濃度p-GaAs外部ベース層を形成する 方法では、R、の低減に限界があり、高周波特性、特に face の向上が望めない。コレクタアップHBTのボテ 時に、エミッタアップ構造のHBTにおいても従来の外 部ベース層を形成する方法では、コレクタアップ構造と 同様な問題点が生ずることも明らかである。

【0012】本発明は、上記の欠点を改善するために提 案されたもので、 杏生リーク電流を充分に低減し、 更に ベース抵抗の大幅な低減化により高層波特性、特に! 🔐 の向上が図れるようなコレクタアップ格造のヘテロ 接合バイポーラトランジスタの製造方法を提供するもの である。

[0013]

【課題を解決するための手段】上記の目的を達成するた め本発明は、基板上に、n型の準電型を有する第1の半 導体層からなるエミッタ層と、該エミッタ層上に形成さ れた前記第1の半導体圏よりもバンドギャップの小さい p型の進電砂を有する第2の半進体層からなるベース層 とを備えた半導体積層構造の形成において、前記ベース 屋上に第1の絶嫌膜を堆積し、パタニングされた第1の フォトレジストパタンをマスクとするエッチング処理に よって選択的に前記第1の絶縁膜を除去する工程と、前

縁騎をマスクとするエッチング処理によって前記ベース 屋の一部または全部を除去してメザ型構造を形成する工 程と、前記パタニングされた第1のフォトレジスト及び 第1の組録膜をマスクとする酸素イオン注入によって前 記n型の導電型を有する第1の半導体層からなるエミッ 夕層中に選択的に高抵抗領域を形成する工程と、前記第 1のフォトレジストを除去した後、前記第1の絶縁膜を マスクとするエピタキシャル再成長法によって、超高濃 皮にドーピングしたp型の導電型を有する第3の半導体 10 層を、前記酸素イオン注入によって高抵抗化した外部エ ミッタ圏と前記第2の半導体層からなるベース層にのみ 連続的に接触するように選択的に、しかも前記第1の絶 緑漿と同程度の高さになるように堆積する工程と、前記 再成長した第3の半導体層からなる外部ペース層及び前 記第1の絶縁頭上に第2の絶縁頭を維債し、前記第1の フォトレジストパタンの内側になるように形成された第 2の開孔パタニングをマスクとするエッチング処理によ り、前記算2の絶縁膜及び前記第1の絶縁膜を選択的に 除去し、前記第2の半導体層からなる内部真性ベース層 へのキャリア注入の抑制を充分に行うととができず、ト 20 を選出させる工程と、前記第2の絶縁競及び前記第1の 絶練膜をマスクとするエピタキシャル再成長によって、 n型の導電型を有する第4の半導体層またはアンドーブ の第4の半導体層からなるコレクタ層を前記第2の半導 体層からなるベース層にのみ連続的に接触するように選 択的に、しかも前記第2の絶縁頂と同程度の高さになる ように堆積する工程と、前記算4の半導体層からなるコ レクタ層及び前記算2の絶縁順上に、コレクタ電極を形 成し、前記コレクタ電径をマスクとするエッチング処理 により、前記第2の絶縁競を選択的に除去し、前記第3 ンシャルを引き出す上でR。の改善は不可欠である。同 30 の半導体圏からなる外部ベース層を舞出させ、自己整合 的にベース電極を形成する工程とを含むことを特徴とす るコレクタアップ構造へテロ接合バイポーラトランジス タの製造方法である。

【0014】上記ペース抵抗に伴う問題点を解決するた めには、N-A1GaAs外部エミッタ圏を高抵抗化す るために行う酸素イオン注入の外部ベース層に与える影 響を完全に取り除く必要がある。そのためには、高抵抗 化のための酸素イオン注入を外部ベース層を通して行う のではなく、予め外部ペース層をエッチング処理により 40 除去しておき、酸素イオン注入後選択成長技術により新 たに超高濃度のp形不純物をドーピングしたGaAs層 を埋め込む。この方法により、酸素イオン注入の影響を 全く受けない外部ベース層の形成が可能になる。また、 従来のエミッタ、ベース、コレクタの順に成長させたエ ピタキシャル結晶を用いて、上記外部ベース層の選択再 成長を行う場合、コレクタ層と外部ベース層を予めエッ チング処理で取り除く必要があるが、この場合、コレク 夕層の厚さが増すとエッチングの制御が潰しくなる。加 えて、エッチングされたコレクタメサの側面と再成長し 記パタニングされた第1のフォトレジスト及び第1の絶 50 た外部ベースとが接触しないようにコレクタメサの側面

19

に設けた保護膜により内部ベースと外部ベースが連続的 に接触しない等の問題点が生ずる。一方、ベース層まで 成長させたエピタキシャル結晶を用いて同様な再成長法 を行うと、外部ベース層のみを予めエッチング処理で取 り除くだけでよいので、エッチングの副御が容易で、そ の後の選択再成長した外部ベース層と内部ベース層の接 触も全く問題がない。

[0015]

【作用】本発明で形成される超高速度外部ベースは、そ の下のAIGaAs外部エミッタ層を高抵抗化させるた めに行う酸素イオン注入の影響を全く受けることなく、 かつ、内部ベース層とも連続的にスムーズに接続できる ため、真性ベース層と外部ベース間の接触抵抗を低くす ることができる。これに加えて、コレクタ層も再成長法 でエピタキシャル成長させるために、コレクタ電極をマ スクとした自己整合技術によりベース電極をコレクタメ サに極めて近接して形成することが可能になり、フォト リソグラフィ技術を用いて形成した場合よりも引出し鎖 域の抵抗が激減する。従って、全体のベース抵抗が従来 法化比べ飛躍的に低減する。 更に、A1G8As外部エ ミッタ層の高低抗化に関しては、酸素イオン注入ドーズ 置を更に増やすことが可能になり、信頼性に使れた高抵 抗屠を形成することができる。これにより、高周波特 性、信頼性に優れたコレクタアップ構造のヘテロ接合バ イポーラトランジスタの提供が可能である。

[0016]

【実施例】以下、図面に基づき実施例について説明す る。なお、真鯵別はあくまでも一つの例示であって、本 発明の主旨を逸脱しない範囲で穏々の変更あるいは改良 を行いうることは言うまでもない。図1~図9は、本発 30 る。 明によるn-p-nコレクタアップ構造HBTの製造工 程を図示したものであり、全て断面構造図を示してい る。本実施例では、トランジスタの結晶材料として、半 絶縁性のGaAs 基板上にエピタキシャル成長したA! GaAs/GaAs半導体結晶を例にとって説明する。 【0017】図1は、半絶縁GaAs墓板1上に、S: ドープn-GaAs (Siドーピング遺度:5×101 cm³) バッファ唇2をO. 7μm、SiドーブN-A! GaAs(Siドーピング波度:3×10" car'、A! -As組成:0~0.3) エミッタ層3を0.3 µm、 Cドープp-GaAs (Cドーピング波度:5×10** cor')ベース層4を0.05μm有機金属熱分解(MO CVD)法により順次エピタキシャル成長させたウェハ 全面に、第1のシリコン窒化膜(Si, N,)5をブラ ズマCVD法により0.15μm堆積させた後、第1の フォトリングラフィによりパタニングを行い、このパタ ニングしたフォトレジスト (厚さ1. 1μ血程度) 6を マスクに上記Si,N,膜SをC,F,ガス反応イオン エッチング(RIE)及びSF。ガスRIEによりエッ

示したものである。本実施例では、上記シリコン窒化膜 5をプラズマCVD法で準債させるが、堆積させる半導 体層に与えるダメージがより少ない光CVD法でも堆積 可能である。本実施例では、ベース層のドーピング濃度 を高めるためにMOCVD法を用いてエピタキシャル成 長を行ったが、MOMBE法を用いることも可能であ る。MOMBE法は、原料にガスソースを用い、MBE 法とMOCVD法の中間領域の真空度(10~'Torr前 後)で行うので、ガスソースMBE法、真空MOCVD 法、化学ビームエピタキン (CBE) 法とも呼ばれてい

【0018】図2は、上記フォトダイオード6及び上記 Si, N. 顧をマスクとして、露出した上記p-GaA 5ペース層4をサイドエッチング量の少ないドライエッ チング法で除去したのち、同じマスクで、酸素イオン往 入を行いN-AIGaASエミッタ層3を高抵統化し、 選択的にバリアとなる外部エミッタ層でを形成する工程 を示したものである。本実能例では、ドライエッチング 法として、電子サイクロトロン共鳴(ECR)を利用し 29 たRIEを用いた。反応ガス塩素C1.で、このECR -RIE装置を用いると、エッチングした半導体表面の ダメージが少ないという利点がある。また、酸素イオン 注入の加速電圧はエミッタ層厚により変わるが (外部エ ミッタ層全域に亘って高抵抗化するため)、本実能例で は100kevとする。この時の射影祭程R。は、0. 15 μm程度である。 注入ドーズ量は2×10¹⁴ cm ""で、この往入条件により外部エミッタ層は、図中7で 示されるように全域に亘って高抵抗化される。注入ドー ズ莹は、この値よりも多くても同様な効果が期待でき

【0019】図3は、フォトレジスト6を除去し、酸素 イオン注入した外部エミッタ層7の表面を洗浄した後、 MOMBE社により、トリメチルガリウム (TMG)、 As. を成長原料として成長温度450~550℃でC ドープ超高濃度p-GaAs外部圏8を外部エミッタ圏 7上にO. 2 µm再成長させる工程を示したものであ る。キャリア遺度の制御は、TMG供給置を一定とし て、As,圧を試御することで行う。本実施例では、昇 成長の方法としてMOMBE法を用いたが、MOCVD 40 法を用いることも可能であり、どちらを用いても上記S 」、N、膜5の上には半導体層は堆積されず、優れた瓷 択性がある。特に、MOMBE法では、p型F-パント にCを用いることにより正孔濃度が1×1040m7を越 える。この点に関しては、例えば、T. Yamada らによる 論文 (Heavily Carbon Doped p-Type GaAsAnd GaAlAs G rown Metalorganic Molecular Beam Epitaxy J (). Cr yst. Growth. 95, p.p. 145~149, 1989) において開 示されている通りである。このようにGaAs中に超高 滅度にドーパントが導入されても、拡散係数の極めて小 チングし、p-GaAsベース圏4を舞出させる工程を「90」さいCを用いているのでエミッタ圏」及びコレクタ圏へ

(6)

拡散する問題はない。また、図中再成長させたp-Ga As外部ペース層8の順厚は、上記Si』N。膜5と上 記真性ベース層4の膜厚を合わせた厚さと同程度になる ように設定される。

【0020】図4は、上記p-GaAs外部ベース層8 及びSizN。膜5の上に、プラズマCVD法により算 2のSi N。 膜9を0. 4 m 堆積させる工程を示し たものである。

【0021】図5は、上記第2のSi, N. 膜9上に第 2のフォトリソグラフィを行い、パタニングされたフォ 10 トレジストをマスクとして、 第2のSi, N, 膜9及び 第1のS₁, N、膜5の一部をC, F, ガスRIE及び SF, ガスRIEによりエッチングし、p-GaAs真 性ベース層4を露出させる工程を示したものである。 こ のエッチングにより外部ベース層8の側壁に残された第 1のSi, N. 競5の機幅は、上記第2のフォトリング ラフィとSF、ガスRIE(等方的にエッチングされ る)により、0.2μm程度になるように調整する。

【0022】図6は、上記翠出したp-GaAs真性べ リメチルガリウム (TMG)、AS。を成長原料として Siドープn-GaAsコレクタ圏(ドーピング濃度3 ×10¹¹cm¹) 10を0. 4 um、SiFープ高濃度n -GaAs層 (ドーピング遺皮5×1010cm²) 11を O. 05 um. S : ドープ高濃度n - In GaAsキャ ップ層 (F-ビング濃度2×101'cm', In-As組 成0.6) 12を0.1µmの順に再成長させる工程を 示したものである。 1 n G a A s キャップ層 1 2 を再成 長させるときの成長温度は450℃、原料はTMG、ト リメチルイジウム(TMI),As。であり、ドーパン ガスとしてジンラン(Si、H。)を用いた。再成長の 方法は、勿論MOCVDでも可能である。一般に、再成 長したpn接合特性は再結合電流の割合が高くなるが、 GaAs中に設けられたベース・コレクタ間pn接合は 比較的良好であり、更に適常のトランジスタ動作におい ては、ベース・コレクタ間のpn接合は逆方向にバイア スされているので、順方向にバイアスされるベース・エ ミッタpn接合特性に比べて再結合電流の増加はそれほ ど重要ではない。また、パワー用トランジスタへの適用 を図るとき、コレクタ耐圧を高めるためには、コレクタ 40 圏10の膜厚を厚くすることが不可欠であるが、この場 合、第2のSi, N。膜9の膜厚を調整することで、第 2のSi. N。 膜9と再成長したn-InGaAsキャ ップ層12の高さを同じ程度にすることは可能である。 【0023】図7は、再成長したn-InGaAsキャ ップ層12及び第2のSi, N. 膜9の上に第3のフォ トリソグラフィを行い、通常のリフトオフ法によりコレ クタ電極T:/Pt/Aul3を形成する工程を示した ものである。本実施例では、上記コレクタ電極13が、

O. 3 μ m程度外側に広がるように第3のフォトリング ラフィを行う。本実施例で用いたコレクタ電極の膜厚 は、T:20nm、Pt20nm、Au150nmである。 【0024】図8は、上記コレクタ電極13をマスクと して、上記算2のSi, N。 膜9をC。F。ガスRIE 及びSF。ガスRIEによりエッチングし、超高途度p -GaAs外部ベース層8を舞出させた後、電子ビーム 蒸着法によりベース電極Pt/Tェ/Pt/Au14を 自己整合的に形成する工程を示したものである。図中に 示したように、等方的にエッチングされるSF。-RI Eエッチング時間を長くすることにより第2のSi, N **,膜9を構方向にエッチングし、『字形のコレクタ電攝** /コレクタメサ構造を実現することで、 容易にコレクタ **営師とベース電極が接触しないように自己を合的にベー** ス電極が形成可能である。本実施例で用いたベース電極 の験. Pt 10mm, Ti 20mm, Pt 50mm, Au 15 Onoである。また、Ti/Pt/Au/ンアロイベース 弯極も使用可能である。

【0025】図9は、第5のフォトリソグラフィを行 ース層4上に表面を洗浄した後、MOMBE法によりト 20 い. 上記ペース電極14と上記コレクタ電極13の間に ある半導体層上をフォトレジストで覆った後、ドライエ ッチング法により外部ペース層8及び酸素イオン注入し た高抵抗AIGAAS外部エミッタ層を除去し、n-G 8ASバッファ層2を選出させ、第6のフォトリソグラ フィ及び通常のリフトオフ法によりエミッタ電極AuG e/N:/Ti/Pt/Auを形成する工程を示したも のである。本実総例で用いたエミッタ電極の膜厚は、A u Ge 85 ma. N : 15 ma. T : 100 ma, Pt 20 n m, Au 150 mである。オーミック処理を360℃. N。ガス雰囲気中で行う。その後、SiO。層間能縁度 をプラズマCVD法で堆積させる。素子間分離を行った 後、RIEで各電極部の開孔(スルーホール)を行い、 最後に配線を絡して素子製作工程は終了する。

【0026】本発明では、外部AIGaAsエミッタ層 の高級抗化を酸素イオン注入を用いて行ったが、他のド ーパント種のイオン注入により形成された高抵抗層は、 比較的高温の再成長プロセス (500~550℃) によ り容易にその効果が消滅する。その理由は、酸素イオン 以外のドーパントのイオン注入により形成された高抵抗 層は、放射損傷によるダメージに起因しており、アニー ル温度の上昇に伴いダメージが回復するためである。一 方、AIGAAS層中に酸素イオンを注入した層も放射 **損傷ダメージによる高抵抗性はプロセス温度の上昇とと** もに回復するが、新たに深い準位に起因する高低抗性を 示すようになる。この深い単位に起因する高抵抗層は、 AlGaAs層中にドープされた酸素イオンに特有なも ので、熱安定性に断然優れており、デバイス性能はもと よりデバイスの信頼性の面からも有効である。との点に 関しては、例えば、S. J. Pearton らによる論文。 【Fo 上記再成長したn-inGaAsキャッフ層12よりも 50 maction of thethermally stable high-resistivity Al

特闘平5-291282

GaAs by Oxygen Implantation) (Appl. Phys. Lett., 52、p.p. 395~397, 1988) において関示されている道 りである。

11

【10027】外部エミッタ層である高抵抗AIGaAs 圏(図1~図9中7に該当する領域)は、選択再成長法 でも形成可能である。図2の工程において、フォトレジ スト6及び第1のSェ』N。順5をマスクとして、10 R-RIE法を用いたドライエッチングにより、外部鎖 域のp-GaAsベース層4、及びN-AIGaAsエ ミッタ回3を選択的に除去し、MOMBEまたはMOC VD法でアンドープA!GaAs外部エミッタ層、高濃 度外部ペース層の順で再成長することで図3に示したの と同様な特徴を形成することができる。しかし、成長原 料として、トリメチルアルミニウム(TMA)、TM G. AS、またはアルジンを用いてアンドープA 1 Ga AS外部エミッタ圏を成長させた場合、メチル柱のCが 多量に結晶内に入り込みp形ドーパントの学動を示し、 高抵抗化が難しい。また、比較的Cが入り込みずらいと されるトリエチルアルミニウム (TEA) を用いても酸 外部エミッタ層 (シート抵抗10°Q/sq程度) の実現 は難しい。加えて、再成長法では、アンドープAIGa AS外部エミッタ層、高濃度p-GaAS外部ベース層 の膜厚制御が難しく、随便に、かつ均一性良く高抵抗層 が形成できる酸素イオン注入の方がスループットの向 上、信頼性の面から有利である。

[0028]

【発明の効果】以上詳細に説明したように、コレクタア ップ構造A!GaAs/GaAsヘテロ接合バイポーラ よれば、正孔遺度1×10゚゚゚cm゚゚以上の超高温度p-G 8 A S外部ペース層を再成長法で、酸素イオン注入によ り高抵抗化したAIGaAS外部エミッタ層上に推論さ せることで、酸素イオン注入の影響を受けない超高濃度 の外部ペース層を形成することが可能になった。特に、 外部ベース層を再成長法で形成するときの最大の課題 は、真性ベース層と連続的に接続するように、しかもコ レクタ層とは接触しないように再成長させることである が、本発明では、予めp-G8ASベース層まで成長さ せたエピタキシャル結晶を用いて外部ベース層を再成長 40 させるため、上記問題点が解決される。しかも、萬成長 のときにマスク材料として用いるSi,N。の膜厚を調 整することにより、外部ベース層及び再成長によるコレ クタ層の順厚を任意に変えても、本発明で示したプロセ ス工程を容易に実行することが可能である。この結果、 ベース電優を自己整合的に真性ベース層に極めて近接し て形成できるととになり、超高濃度外部ペースの形成と 台わせて、ベース抵抗を着しく低減できるようになり、 高いコレクタ電流密度領域での電流増幅率の改善、高周

ップ構造AIGaAs/GaAsヘテロ接合のバイボー ラトランジスタを提供することができるという効果を有 する.

12

【0029】例えば、本発明により製造したコレクタア ップ構造AIGAAS/GAASHBTでは、2×10 μmの素子寸法でベース抵抗は従来例の1/20に相当 する5Ω程度に低減され、この結果f... = 200GH が達成され、高周波特性の目覚しい向上が実現される。 本実施例では、AIGaAs/GaAsヘテロ構造材料 について説明したが、本発明は、結晶材料を選ばず、例 AWInP/InGaAs. InAlAs/InGaA s等のIII - V族化合物半導体、及びII-VI族化合物半 導体にも適用可能である。

【0030】また、本発明によるHBTの製造方法によ れば、コレクタアップ機道HBT素子特性が格段に改善 されるため、エミッタアップ構造の素子と同時に集積化 形成を期待することができる。すなわち、本発明の製造 方法は、コレクタアップ構造にも、エミッタアップ構造 にも適用することができるため、これら2つの素子を組 素イオン往入法で達成できるような高抵抗AIGaAs 20 合せる論理回路構成を有効に実現することができる。例 えば、両格造のトランジスタを集積化することにより、 i' L/MTL、STL、ECL/CML相当の論理回 路の性能を大幅に改善することができる。また、導電型 を反対にして構成することにより、コンプリメンタリー 構成の論理回路等も構成することができる。更に、また PINフォトダイオード、APD等の受光差子や、LE D. レーザダイオード等の発光素子と集積化構成をする ことにより、光電子集論回路 (OEIC) の製造方法に も適用することができる。更にまた、本発明によるHB トランジスタの外部ベース領域形成において、本発明に 30 丁の製造方法によってこれらのHBTを並列化構成する ことによって超高周波高出力のパワーバイポーラトラン ジスタを実現することもできる。

【図面の館単な説明】

【図1】本発明によるn-p-n型コレクタアップ構造 AlGaAs/GaAsHBTの製造工程を示す素子断 面備造図である。

【図2】本発明によるn-p-n型コレクタアップ構造 AIGaAs/GaAsHBTの製造工程を示す素子断 面構造図である。

【図3】本発明によるn-p-n型コレクタアップ構造 AIGAAS/GAASHBTの製造工程を示す素子筋 面構造図である。

【図4】 本発明によるn-p-n型コレクタアップ機造 AlGaAs/GaAsHBTの製造工程を示す素子断 面積着図である。

【図5】本発明によるn-p-n型コレクタアップ機造 AlGaAs/GaAsHBTの製造工程を示す素子断 面構造図である。

【図6】本発明によるn-p-n型コレクタアップ構造 波特性、特にfeesの向上、信頼性に優れたコレクタア 50 AlGaAs/GaAsHBTの製造工程を示す素子断

特闘平5-291282

面構造図である。

【図?】本発明によるn-p-n型コレクタアップ構造 A1GaAs/GaAsHBTの製造工程を示す素子断 面構造図である。

13

【図8】本発明によるn-p-n型コレクタアップ構造 AIGAAs/GAAsHBTの製造工程を示す素子断 面梯造図である。

【図9】本発明によるn-p-n型コレクタアップ構造 AlGaAs/GaAsHBTの製造工程を示す素子筋 面構造図である。

【図10】従来の典型的なn-p-n型コレクタアップ 構造AIGAAS/GAASHBTの素子断面構造図で ある.

【図11】 素子寸法2 μm×10 μmの従来の典型的な コレクタアップ構造HBTにおける電流利得連断周波数 イ、(GH2)と最高発振周波数 face (GH2)の融 素イオン往入ドーズ置依存性を示した特性図である。

【図12】酸素イオン往入後亜鉛拡散を行った外部ペー スに相当するCドープp型GaAs層のTLM法から求 めたシート抵抗R。とコンタクト抵抗率のcの酸素イオ 20 15 AuGe/N:/Ti/Pt/Auエミッタ管権 ン注入ドーズ量依存性を示した特性図である。 【符号の説明】

1 半絶縁性GaAs基板

*2 Siドープn型GaAsバッファ層

3 SIFープN型AIGAASエミッタ圏

4 Cドープp型GaAsベース層

5 第1のプラズマCVDシリコン窒化膜(Si

. , N.)

6 フォトレジスト

7 酸素イオン注入により高抵抗化したAIGaAs外 部エミッタ領域

8 選択再成長した超高速度p-GaAs外部ベース層

10 9 第2のプラズマCVDシリコン窒化膜 (Si , N.)

10 選択再成長したSiドープn型GaAsコレクタ 麿

11 選択再成長した高濃度SェドープG & A s キャッ フ居


12 選択再成長した高速度S:F-ブInGaAsキ ャップ層


13 Tı/Pt/Auコレクタ電極

14 Pt/Ti/Pt/Auベース電極

16 亜鉛拡散を行った高濃度p-GaAs外部ベース

【図1】 [図2] 【図3】 スナレシスト6 8614度5 PGOAS ~~Z 4 3 N-ALGOLANTEYPA 3 9169A8 /577/8 2 -2. 2 F把操性OxAs 基础





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.